AI算力集群互连的中心驱动力。跟着大规划言语模型（LLM）对算力和带宽提出史无前例的需求，传统电互连现已难以承载未来AI集群的规划化扩张。

  咱们从光子组件商场格式、AI驱动下的互连需求演化下手，深化解析“Scale-Out”与“Scale-Up”两种网络架构下光互连的运用与应战，并要点分析共封装光学（CPO）技能如安在功耗、带宽和牢靠性三方面完成打破。

  展望未来，在AI数据中心运营商与芯片巨子的共推下，光子技能正加快由“可选”走向“必需”，并将完全重塑数据中心的互连格式。

  2024年，全球光学组件商场规划估计约为170亿美元，长期以来电信运用一向占有主导地位。但是，跟着人工智能数据中心对高带宽、低推迟互连的需求敏捷上升，光子组件商场正产生结构性改变：数据通信（Datacom）运用的占比已超越60%。

  这一趋势不只反映出运用重心的搬迁，也预示未来技能开展的要害方向将环绕AI核算根底设施打开。

  在大规划言语模型（LLM）驱动下，AI核算集群规划呈指数级增加。据 Dell’Oro Group 数据，LLM参数规划已从数十亿级敏捷扩展至数千亿级，带动AI集群从数百GPU规划扩展至数万乃至十几万GPU等级。

  这种扩张不只增加了算力自身的布置规划，更明显提高了对高带宽、低推迟互连的需求。

  在算力增加的一起，互连带宽需求量开端上涨更为迅猛。一般情况下，XPU（包含GPU及定制AI加快器）数量翻倍，其对应的互连带宽需求要提高约2.5至3倍。

  J.P. Morgan 猜测，到2030年，网络设备在数据中心本钱开销（CapEx）中的占比将由当时的5%~10%提高至15%~20%，进一步突显了互连技能在AI根底设施中的战略地位。

  当时AI集群中规划扩展网络已全面选用光子互连技能，尤其在跨机架与跨行衔接中更为遍及。

  数据中心一般运用可插拔光收发器（Pluggable Optical Transceivers）衔接网络接口卡（NIC）与交换机，传输间隔可达几十米，跟着LLM规划扩展，传统光模块在功耗和热办理方面的约束日益闪现。

  Scale-Out 网络已成为光子技能的老练战场，光学可插拔收发器（如QSFP-DD、OSFP）大范围的运用于串联交换机与机柜间的衔接，掩盖数十米间隔。

  但是，跟着400G、800G及1.6T链路的逐渐商用化，功耗和总具有本钱（TCO）成为约束其开展的首要瓶颈。

  为处理这一问题，共封装光学（CPO）技能应运而生，并在近期获得打破性开展。例如，NVIDIA在GTC25上发布的Spectrum-X光子交换机选用CPO技能，成功将1.6Tbps链路的功耗从30W降至9W，完成了约3.5倍的功耗节约。

  这种功耗的下降不只提高了能效，还使得GPU密度明显提高：在相同的机架功率预算下，GPU数量可增加2到3倍。

  CPO技能仍面对牢靠性与良率方面的应战。因为AI数据中心规划巨大，到达智能手机量级，这在某种程度上预示着100万条链路或许天天都会呈现数十次链路失效。CPO需求满意极低的失功率要求（如0.001%/天水平），并经过大规划测验验证其可行性。

  在Scale-Up网络范畴，铜缆互连现在占有主导地位，NVLink72／576等全铜线缆被用于GPU板内及板间互连，供给高带宽的一起依靠精细PCB和背板规划以保证信号完整性。

  但跟着信号速率迫临数十GHz，铜缆长度受限以及线缆穿插等问题逐渐闪现，成为规划上的严重难题。

  在此布景下，CPO技能在Scale-Up网络中展现出巨大的潜力，但也面对许多难点。

  微软提出了未来AI加快器对CPO一致物理层接口的需求，这要求在同一封装中完成高带宽、低推迟和多协议支撑。

  NVIDIA和TSMC等产业链同伴正在协同拟定相关CPO规范，估计该技能最早将在单GPU域的机架内互连中首先布置，并逐渐向板内和板间延伸。

  此外，制程厂也在为CPO开展准备好，例如TSMC已在最新制程技能道路中预留了CPO工艺节点，为未来CPO封装供给半导体级的支撑。

  能够预见，在3nm及更先进的节点上，AI芯片与光子模块的一体化封装将成为实际，推进整个职业迈向新的高度。

  光子技能在数据中心AI范畴的快速浸透，标志着“算力+互连”双轮驱动正在重塑整条产业链。

  Scale-Out网络凭借CPO技能完成功耗与密度的腾跃，推进超大规划AI集群的实际化；Scale-Up网络也在朝着“铜电转光子”的方向演进，为完成真实的人机交融核算供给根底支撑。

  未来十年，跟着CPO本钱的进一步下降、接口规范的加快一致，以及良率与牢靠性问题的逐渐霸占，光子互连将从“可选架构”转向“数据中心根底设施的标配”，从云端到边际、从盘内到跨机柜，数据中心的每一条衔接都将依靠光子技能，全面开释AI算力的能效与规划潜能。